Trigger——時鐘脈沖邊沿作用下的狀態刷新稱為trigger。

觸發器——具有觸發器功能的存儲單元稱為觸發器。

觸發分類-主從觸發、保持-阻塞觸發、延時觸發。

觸發器的當前狀態和次級狀態

當前狀態:有效信號動作前觸發器的狀態。Qn還是q

次要狀態:觸發器在有效信號作用后的狀態。Qn+1

觸發器的功能描述

菜單（特性表、真值表）、狀態圖、特性方程（邏輯函數表達式）、時序圖（波形圖）

主從d觸發器:

1.電路結構:

它由兩個結構相同的D鎖存器組成:一個主鎖存器和一個從鎖存器。

TG1和TG4工作狀態相同；TG2和TG3處于相同的工作狀態。

2.工作原理:

當CP=0時:

/C=1、C=0、

TG1打開，TG2關閉-輸入信號D被發送到主鎖存器。Q‘跟隨端子D的狀態變化，因此Q‘= D。

TG3關閉，TG4開啟-從鎖存器保持其原始狀態。

當CP=1時:

/C=0、C=1、

TG1關閉，TG2開啟-輸入信號D不能發送到主鎖存器。主閂鎖保持不變。

TG3打開，TG4關閉-鎖存器Q的信號發送到Q端子。

在CP信號的上升沿到來之前，觸發器的狀態僅取決于D信號。

3.波形圖:

在波形圖中，我們應注意以下兩點:

（1）觸發器翻轉發生在CP的上升沿。

（2）判斷觸發器次級狀態的依據是CP上升沿前一瞬間輸入端D的狀態。

主d觸發器波形圖

4.典型集成電路:

74HC/HCT74中D觸發器的邏輯圖；

邏輯圖

74HC/HCT74的菜單:

具有直接置1、直接置0和正沿觸發的d函數觸發器

功能表

維護-阻止觸發器:

1.電路結構:

它由三個基本SR觸發器組成。

2.工作原理:

當CP=0時:

當CP:0-》1 1:

在CP脈沖的上升沿，接觸器根據之前的D信號進行刷新。

操作原理

當CP=1時:

D信號不影響/S、/R的狀態，Q的狀態保持不變。

當CP脈沖的上升沿到來時，觸發器的狀態發生變化。

CP=1

3.典型IC-74LS74

傳輸延遲觸發:

動態特性反映了觸發器在輸入信號和時鐘信號之間的時間要求，以及響應時鐘信號的輸出狀態的延遲時間。

建立時間tSU:確保與D相關的電路建立穩定狀態，以便觸發器狀態可以正確切換。

保持時間tH:確保D狀態可靠地傳輸到q。

觸發脈沖寬度tW:確保內門正確翻轉。

傳輸延遲時間tPLH和tPHL:從時鐘脈沖CP的上升沿到輸出端新狀態穩定建立的時間。

最大觸發頻率fcmax:觸發器內部要完成一系列動作，這需要一定的時間延遲，所以對于CP來說，

最大工作頻率有限制。

觸發器的邏輯功能:

S-R閂鎖:保持，設置1，設置0。

d觸發器（數據鎖存）:設置1和設置0。

JK觸發器:保持，設置1，設置0，翻轉

人字拖:保持，翻轉

1、D觸發器構成J K觸發器。

由d觸發器組成的JK觸發器

2.D觸發器構成了T觸發器。

讓我們看看這個例子:

1.鎖存器和觸發器都是具有存儲功能的邏輯電路，是構成時序電路的基本邏輯單元。每個鎖存器或觸發器可以存儲1位二進制信息。

2.鎖存器是對脈沖電平敏感的電路，它們在一定電平的作用下改變狀態。

3.觸發器是對時鐘脈沖邊沿敏感的電路，它們在時鐘脈沖的上升沿或下降沿的作用下改變狀態。

4.觸發器按其邏輯功能分為D觸發器、JK觸發器、T（T’）觸發器和SR觸發器。它們的功能可以用特性表、特性方程、狀態圖和波形圖來描述。觸發器的電路結構與邏輯功能沒有必然聯系。

5.鎖存器和觸發器的異同

共同點:

它有兩種穩定狀態:0和1。一旦狀態確定，它就可以保持自己。鎖存器或觸發器可以存儲一位二進制代碼。

差異:

鎖存器-對脈沖電平敏感的存儲電路，它在特定輸入脈沖電平的作用下改變狀態。

觸發器-對脈沖邊緣敏感的存儲電路，在時鐘脈沖的上升或下降沿發生變化時改變狀態。